

RETE COMBINATORIA

Un circuito (o rete) **combinatoria** è quel circuito il cui lo stato delle uscite dipende solo dalla funzione logica applicata in un determinato istante di tempo delle sue entrate.

RETE SEQUENZIALE

Un circuito (o rete) **sequenziale** è quel circuito il cui lo stato delle uscite non dipende solo dalla funzione logica applicata ai suoi ingressi, ma anche uno stato che dipende da informazioni memorizzate in elementi di memoria interni

PORTE LOGICHE

Le porte logiche sono i componenti elettronici che permettono di svolgere le operazioni logiche primitive. Una porta logica è un circuito elettronico che dati dei segnali 0 e 1 in input produce un segnale in output ottenuto effettuando una operazione booleana sugli ingressi. A ogni combinazione di valori in ingresso corrisponde una e solo una combinazione di valori in uscita.



DECODER

Componente elettronico che ha n ingressi e 2^n valori in uscita.

Imposta allo stato alto l'uscita corrispondente alla conversione in base 10 della codifica binaria a n bit ricevuta in input e di impostare allo stato basso tutte le altre. Solo il bit in output di indice i ($i=0, i=1, i=2, i=3, \dots$) verrà posto ad 1 gli altri tutti 0. 2^n uscite, solo 1 valore è attivo per ogni combinazione di input

MULTIPLEXOR O SELETTORE


1. Ha 2^n entrate,
2. log n entrate di controllo che svolgono la funzione di selezione (determina quale input diventa output) 1 uscita



P_1	P_2	Y
0	0	A
0	1	B
1	0	C
1	1	D

$$Y = A\bar{P}_1\bar{P}_2 + B\bar{P}_1P_2 + CP_1\bar{P}_2 + DP_1P_2$$

Il circuito con porte logiche corrispondente alla funzione logica $\text{not}(A) \text{not}(B) C + \text{not}(A) B \text{not}(C) + A \text{not}(B) \text{not}(C)$ è



LOGICA A 2 LIVELLI E PLA

La somma di prodotti corrisponde ad una implementazione Programmable Logic Array (PLA):

1. Un insieme di input
2. I corrispondenti input complementati per poter gestire più uscite
3. Una logica a due stage:
 - Primo stage: un array di porte logiche AND (prodotto)
 - Secondo stage: un array di porte logiche OR (somma)

Inputs			Output
A	B	C	D
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

$$\bar{A} \cdot \bar{B} \cdot C$$


$$\bar{A} \cdot B \cdot \bar{C}$$

$$A \cdot \bar{B} \cdot \bar{C}$$

$$A \cdot B \cdot C$$

- Possiamo scrivere la funzione logica per D come somma di prodotti:

$$D = (\bar{A} \cdot \bar{B} \cdot C) + (\bar{A} \cdot B \cdot \bar{C}) + (A \cdot \bar{B} \cdot \bar{C}) + (A \cdot B \cdot C)$$



ALU (ARITHMETIC LOGIC UNIT)

Parte del processore che svolge le operazioni aritmetico logiche. Insieme di circuiti combinatori.

Porte logiche AND e OR, multiplexer e inverter sono i componenti hardware che compongono una ALU.

Operazioni di confronto: SLT e BEQ

SLT (set on less then): risultato 1 se $a < b$, 0 altrimenti

BEQ (branch on equal): verificare l'uguaglianza di a e b: sottrazione

$$a - b = 0 \leftrightarrow a = b$$

CASI DI OVERFLOW

1. $(A - B) > 0$ e bit-31 di $(A - B) = 1$ $a > b$
2. $(A - B) < 0$ e bit-31 di $(A - B) = 0$ $a < b$

Clock

1. Segnale a onda quadra con un periodo predeterminato e costante.
2. Determina il ritmo dei calcoli e delle operazioni di memorizzazione.
3. Con il clock un circuito asincrono diventa sincrono.

Circuito sequenziale

I circuiti sequenziali sono formati da:


1. Elementi di memoria (di vario tipo): memorizzano informazione
2. Reti combinatorie: elaborano informazione

Un circuito sequenziale ha, in ogni dato istante, uno stato determinato dai bit memorizzati. Il latch è in grado di memorizzare un singolo bit

S-R Latch

Circuito, composto da 2 porte NOR concatenate

invertire Q e Q negato



Input		Stato Interno Old Q	Output	
S	R		Q	$\bar{Q}$
0	0	0	0	1
0	0	1	1	0
0	1	1/0	0	1
1	0	1/0	1	0
1	1	1/0	0	0

D Latch

Latch sincronizzato con il clock

Il clock garantisce che il latch cambi stato solo in certi momenti.

D=1 corrisponde al setting --> S=1 e R=0

D=0 corrisponde al resetting n S=0 e R=1


Quando il clock è deasserted non viene memorizzato nessun valore:

S=0 e R=0 (viene mantenuto il valore precedentemente memorizzato)

Quando il clock è asserted viene memorizzato un valore (in funzione del valore di D)

Il segnale D, ottenuto come output di un circuito combinatorio deve:

1. essere già stabile quando C diventa asserted
2. rimanere stabile per tutta la durata del livello alto di C (Setup time)
3. rimanere stabile per un altro periodo di tempo per evitare malfunzionamenti (Hold time)



Metodologia timing: level-triggered che avviene sull'intervallo alto (basso) del clock

D Flip-Flop

Metodologia timing: edge-triggered che avviene sul fronte di salita (discesa) del clock

Il D Flip-flop può essere usato come input e output durante lo stesso ciclo di clock

Realizzato ponendo in serie 2 D-latch: il primo viene detto master e il secondo slave

Register file

Un registro è costituito da n flip flop. Nel MIPS un registro è di 1 word= 32 bit.

Il register File nel MIPS contiene 32 registri. Il register file permette la lettura di 2 registri e la scrittura di 1.

Nel Datapath della CPU il clock non entra direttamente nei vari flip-flop; viene messo in AND con un segnale di controllo "Write"

Il segnale Write determina se, in corrispondenza del fronte di discesa del clock, il valore D debba (o meno) essere memorizzato nel registro

1. Quanti ingressi e quante uscite ha un register file che può leggere due valori alla volta e scriverne uno?

5 ingressi:

1. Read register n 1
2. Read register n 2
3. Write register
4. Write number
5. Write (segnale

Uscite

1. Read data 1
2. Read data 2